AGC CIRCUIT

Publication number: JP10207424
Publication date: 1998-08-07

Inventor: OTSUKA MASAFUMI

Applicant: FUJITSU GENERAL LTD

Classification:

- international: H04N5/20: G09G3/28: H04N5/20: G09G3/28: (IPC1-7):

G09G3/28: H04N5/20


- European:

Application number: JP19970007203 19970120 Priority number(s): JP19970007203 19970120

Report a data error here

Abstract of JP10207424

PROBLEM TO BE SOLVED: To prevent the collapse of a high luminance part by controlling the amplitude of an input video signal to be within the dynamic range of an A/D conversion section, SOLUTION: Video signals of R, G and B from terminals 1a to 1c are amplified by amplifier sections 4a to 4c and impressed to voltage control amplifier sections 9a to 9c. A reference pulse generation section 5 generates a reference pulse having a required amplitude during blanking of the video signals, this reference pulse is synthesized into the video signal G or the like from the amplifier section 4b by a reference pulse synthesizing section 6, a peak is detected by a peak detecting section 7, this peak value is held by a peak holding circuit 8, the amplifying degrees of the voltage control amplifier sections 9a to 9c are controlled based on this peak value and exceeding of the dynamic range of A/D conversion sections 10a to 10c is prevented. Signals from the A/D conversion sections are processed by a signal processing panel driving section 11 and, by driving a PDP 12, the videos are displayed.



Family list 1 family member for: JP10207424 Derived from 1 application

Back to JP1020

1 AGC CIRCUIT EC:

Inventor: OTSUKA MASAFUMI

IPC: H04N5/20; G09G3/28; H04N5/20 (+3)

Applicant: FUJITSU GENERAL LTD

Publication info: JP10207424 A - 1998-08-07

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

四公開特許公報(A)

(II)特許出顧公開番号 特開平10-207424

(43)公開日 平成10年(1998) 8月7日

(51) Int.Cl. ⁶		識別記号	F I		
G 0 9 G	3/28		G 0 9 G	3/28	K
H 0 4 N	5/20		H 0 4 N	5/20	

審査請求 未請求 請求項の数11 OL (全 5 頁)


(21)出順番号	特顧平9-7203	(71)出願人	000006811 株式会社富士通ゼネラル
(22) 出順日	平成9年(1997)1月20日		神奈川県川崎市高津区末長1116番地
		(72)発明者	大塚 雅文
			川崎市高津区末長1116番地 株式会社富士
			通ゼネラル内

(54) 【発明の名称】 AGC回路

(57)【要約】

【課題】 入力映像信号の振幅をA/D変換部のダイナミックレンジ以内になるように創御し、高輝度部のつぶれを防止する。

【解決手段】 郷子山へによりのR、 G、 Bの映像信号を増幅部かへにで増削し、電圧削削準額部かへのに対してある。 基準いいえ生成部5で映像信号のブランキング期間に所変の振幅の基準パルスを生成し、基準パルス合成 総6で増幅部かよりのG映像信号等に合成し、ビーク検 波部 7でごク接送し、このビーク値をピープホールド 回路8 でホールドし、この信号に基づいて電圧利削増幅 部分3〜〜の増展を着削し、A D変換器10〜10分イナミックレンジを越えないようにする。 A / D変換 添よりの信号を信号処理、パネル原動能11で処理し、P D P12を駆射、映像を表示する。 A / D変換 第よりの信号を信号処理、パネル原動能11で処理し、P D P12を駆射、映像を表示する。



【特許請求の範囲】

【請求項1】 映像信号をA/D契熱館でディジタル信号に変換し、所要の信号処理を行い表示器をディジタル 販動するものにおいて、前記映像信号の振幅を使ける 振幅検出部を設けると共に、前記A/D変換部の前段に 入力映像信号を制制信号に基づく増幅版で増幅する電圧 制御増幅部を設け、振幅検出部よりの信号に基づき前記 電圧制即増幅部を制け、振幅検出部よりの信号に基づき前記 電圧制即増幅部を制度を対しまりの信号に基づき前記 電圧制即増幅部を制度を対しまりの信号に基づき前記 電圧制即増幅部を制度を対しまりを指する。

[前末項2] 前志展解飲出部は、前志映機信号と同期 上大本平同期信号をトリガにして所褒の新編の小火土 生成する志準・小ス土北部と、素準・小ス生成部よりの ハルスを映像信号のブランキング期間にも成する基準パ レス合成部と、基準・ルス会成部よりの信号を被する ピーク被談部とからなる請求別、記載のAGC IPIS (請本項3) 前志映像信号社赤、終および青山券 映像信号を同じ帰根定で大ルぞれ増配、人力空換部 赤、終身とが青めるかる外後信号別にそれ。それ即するよ

うにした請求項1または請求項2記載のAGC回路。 【請求項4】 前記基準パレス合成部で基準パレス生成 部よりのパレスを赤、緑または青の映像信号のうちの一 つの映像信号に合成する請求項3記載のAGC回路。

【請求項5】 前記基準パルス合成部で基準パルス生成 部よりのパルスを赤、緑および青の各映像信号のブラン キング期間にそれぞれ合成し、前記ピーク検波部で赤、 緑および青の各映像信号別にそれぞれ検波すると共に、

ビーク検波部の後段に赤、緑または青の信号の最大値を 選択する最大値選択部を設け、最大値選択部よりの信号 に基づいて前記電圧制御増電部を制御するようにした請 求項3 記載のAG 回路。

【請求項6】 前記映像信号は輝度信号および2色差信 号で入力され、前記基準パルス合成部で基準パルス生成 部よりのパルスを輝度信号のブランキング期間に合成

し、前記電圧制御増編部で輝度信号および各色差信号を 同じ増編度でそれぞれ増編し、A/D変換部で輝度信号 および各色差信号別にそれぞれ処理するようにした請求 項1または請求項2計載のAGC同路。

【請求項7】 前記映像信号は頻度信号もよび色信号で 入力され、前記基準がいた信旅部で基準がレス中感部よ のがいスを頻度信号のブランキング開間に合成し、前 記電圧例即増幅部で頻度信号および色信号を同じ増幅度 でそれぞ北増幅し、A/D契納部で頻度信号および色信 号をそれぞれ処理するようにした請求項1または請求項 2記載のAGC回路。

【請求項8】 前記基準パレス生成部で生成するパルス の振幅を設定する設定部を設け、入力映像信号の種類等 に応じて基準パルスの振幅を設定するようにした請求項 2、請求項3、請求項4、請求項5、請求項6または請 求項7記載のAGCI回路。

【請求項9】 前記ピーク検波部の後段にピーク検波部

よりの信号レベルを保持するビークホールド回路を設 け、ビークホールド回路よりの信号に基づき前記電圧制 御増幅部を制御するようにした請求項2、請求項3、請 求項4、請求項5、請求項6、請求項7または請求項8 記載のAGC回路。

【認東項 1 】 入力映像局号が動画であるか明止画で あるかを判別する動画・静止画刊別部を設けると共に、 前記ピーク検疫部の核段に電圧制御機器の制制の答弦 度を制御する状态制度部を設け、動画・静止画刊別部に よる動画の刊別にで制御応答速度を遅く、静止画の刊 派に「制御応答速度を早くするようにした前来可2、請 来項3、請來項4、請來項5、請來項6、請來項7、請 求項8、請來項6、請求項6、請來項7、請 求項8、請來項9またば請求項1 ○記載のA G C 回路。 長別の評額を説明

[0001]

【発明の属する技術分野】本発明はAGC回路に係り、 A/D変換部のダイナミックレンジを効果的に利用する ように入力映像信号の増幅度を制御するものに関する。 【0002】

(民衆の技術) PDP (アラズマディスアレイパネル) を用いる映像表示装置では、アナログの映像情号をディ を用いる映像表示装置では、アナログの映像情号をディ メクル信号に変換し、PDPに可加する。すなわち。因 4に示す一例の如く、入力場子1a、1bおよび1cよりのアナログのB (赤)、G (詩) および1b (市) の映像信号 整備記録ね、めおよび4cでそれぞり期間、人の入室4度 部10a、10b および50c でそれぞれずくメクル信号に変 換し、信号処理・パネル原動語11でPDPに表示するた めの所要の信号処理を行い、PDP12を駆動し、映像を 表示する。ところが、入力映像信号の振幅には信号海幅 のダイナミックレンジを越えた場合に高筒度部がよれ る (層部が圧縮される)という問題があり、一方、振幅 のべきい映像信等の場合に入り変換器のグイナミッ クルさい映像に対象の場合に入り変換器のグイナミッ クルさいが外来がにあります。

[0003]

【場別が解決しようとする選盟】本売別はこのような点 に鑑み、入力映像信号の振幅が大きい場合にんノD変換 部のダイナミックレンジを超えず、かつ、入力映像信号 の振幅が小さい場合にん/D変換部のダイナミックレン ジを効果的に利用できるようにん/D変換部に入力する 映像信号の振幅を制御することにある。

[0004]

【課題を解決するための手段】本発明は上述の課題を解 決するため、映像信号をA/D変換部でディジタル信号 に交換し、所要の信号処理を行い、表示器をディジタル 影動するものにおいて、前記A/D 受換機部前限に入力 映像信号を削削信号に基づく準制能定で開催する電圧制御 増稲管を設けると共に、前退映像信号と同期した水平间 期信号をトリガにして所要の系領の基準小ルス全生成す る基準パルス生成部と、基準パルス牛成部よりのパルス を前記映像信号のブランキング期間に合成する基準が ス合成器と、基準パルス全成19の信号を検索が こったが表現が、というでは、 一ク検波部とを設け、ビーク検波部よりの信号を振かい に振びきまった。 一ク検波部とを設け、ビーク検波部よりの信号に基づき 前記率に刑削増幅部を削削するようにしたAGC回路を 提供するものである。

[0005]

【発明の実施の那個】本形明によるAGC回路では、 (赤)、G (特) およびB (青) の際信息 ある Nは 環度信号および色窓信号 (若しくは色信号) からなる映 億信号を追上制御増幅部に入力し、所要の増極度で増築理 ・バネル肥動館でテレラルに自た変換し、信号に変換し、 ・バネル肥動館でPDPに表示するための信号処理を行 い、PDPを駆動し映像を表示する。映像信号と同期し た水平周期信号をトリガにして基準プルス生産地で所要 の振信の志様がルスを生成し、このがいえを基準プルス 会成部で入入時度信号に合成する。この信号をビール 後継節とビーク機成し、検波値をピークホールド開略若し くは時定数回路で所要時間保持し、電圧制御増縮部に加 加し、出力される信号振振が人/D変換器のダイナミッ クレンに対応する振幅以内になるように利得を制算する。

[0006]

「実施例」以下 図面に基づいて本発明によるAGC回 路の実施例を詳細に説明する。図1は本発明によるAG C回路の一実施例の要部ブロック図である。図におい て、1a、1bおよび1cは映像信号入力端子で、R、Gおよ びBの映像信号を入力し、2は水平同期信号(HD)入力 端子、3は垂直同期信号 (VD) 入力端である。4a、4bお よ754cは増幅部で、端子1a、1b、1cよりの映像信号を増 幅する。5は基準パルス生成部で、端子2よりのHDをト リガにして映像信号のブランキング期間に映像信号と同 極性で所要の振幅の基準パルスを生成する。この基準パ ルスの振幅は、後述する電圧制御増幅部9a、9bおよび9c の出力信号の最大振幅をA/D変換部10a 、10b および 10c でリニアに処理可能な最大入力値(ダイナミックレ ンジ)以内となるように制御するための基準値である。 6は基準パルス合成部で、基準パルス生成部5よりのパ ルスを増幅部4bよりの映像信号のブランキング期間に合 成する。7はピーク検波部で、基準パルス合成部6より の信号をピーク検波する。8はピークホールド回路で、 ピーク検波部7よりの信号レベルを次の信号入力までの 間保持する。あるいは時定数回路によりピーク検波部7 よりの信号を所要の時定数で積分するようにする。9a、 %および%は電圧制御増幅部で、ピークホールド回路8 等よりの信号に基づく増幅度で増幅部4、4b、4cよりの 信号を増幅する。10a、10b および10c はん/D変換部 で、電圧制御幅部9a、50、9cよりの信号をディジタル 信号に変換する。11は信号処理・パネル根動部で、A/ D変換部10a、10b および10c よりの信号をPDP12に 表示するための処理を行い、PDP12を服動し映像を表示する。

【0007】図2は本発明によるAGC回路の他の実施 例の要部ブロック図である。図において、21は基準パル ス生成部で、端子2よりのHDをトリガにして映像信号の ブランキング期間に、制御部29よりの信号に基づく振幅 で映像信号と同極性のパルスを生成する。22a、22b お よび22c は基準パルス合成部で、基準パルス生成部21よ りのパルスを増幅部4a、4bおよび4cよりの映像信号のブ ランキング期間にそれぞれ合成する。23a 、23b および 23c はピーク検波部で、基準パルス合成部22a、22b お よび22c よりの信号をそれぞれピーク検波する。24a 、 24b および24cはピークホールド回路で、ピーク検波部2 3a . 23b および23c よりの信号レベルを次の信号が入 カされるまで保持する、25は最大値選択部で、ピークホ ールド回路24a 、24b または24c よりの信号の最大値を 選択する。26はA/D変換部で、最大値選択部25よりの 信号をディジタル信号に変換する。27は設定部で、入力 映像信号の種類(静止画主体、動画主体等)に応じてモ ードを設定する。28はメモリ部で、各モード(静止画主 体 動画主体)用に設定された制御データを記憶する。 29は制御部で、メモリ部28より読出された制御データに 基づいて基準パルス生成部21で生成するパルスの振幅を 制御し、また、D/A変換部30を介し電圧制御増幅部9 a、9bおよび9cの増幅度の追随速度を制御する。D/A 変換部30は制御部29よりのデータをアナログ信号に変換 する、その他の符号は図1と同じであるので説明を省 <.

【0008】次に、本発明によるAGC回路の動作を説 明する。図1の場合、R、G、Bの映像信号は入力端子 1a~1cより入力し、それぞれ増幅部(バッファアンプ) 4a~4cで増幅し、電圧制御増幅部9a~9cに入力する。基 準パルス生成部5は、端子2よりのIDをトリガにし、映 **像信号のブランキング期間の位置に、映像信号と同様性** で、A/D変換部10a ~10c のダイナミックレンジに対 応する振幅のパルスを生成する。このパルスを基準パル ス合成部6に入力し、図3に示すように、増幅部4bより のG (RまたはBとしてもよい) の映像信号のブランキ ング期間に合成し、ピーク検波部7でピーク検波する。 検波値は、映像信号の最大振幅が図3(イ)のように基 準パルスより大きい場合は映像信号の最大振幅値とな り、映像信号の提幅が基準パルスより小さい図3(ロ) の場合は基準パルスの振幅値となる。 ビーク検波部7よ りの信号レベルをピークホールド回路8で次の検波値が 入力されるまで保持し、あるいは時定数回路により所要

の時定数で積分し、これらの信号を電圧制御増幅部9a~ 9cの各制御端子に印加し、制御端子の電圧に基づく同一 の増幅度で増幅部4a~4cよりの信号をそれぞれ増幅す る。すなわち、電圧制御増幅部9a~9cに図3(イ)また は(ロ)の映像信号が入力した場合、(イ)の場合は映 他信号の得大振幅(ピーク値)が検出され、基準パルス の振幅との差が演算され、この差信号に基づいて電圧制 御増福部9a~9cに増幅度を下げるように作用し、結果と LてA/D変換部10a~10cのダイナミックレンジ内に 入る振幅となるように制御される。また、(ロ)の場合 は、ピーク検波値は基準パルスの振幅となることから設 宇の増幅度で電圧制御増幅部9a~9cを制御することとな る。電圧制御増幅部9a~9cよりの信号はA/D変換部10 a ~10c でディジタル信号に変換され、信号処理・パネ ル駆動部11に入力し、PDP12に表示するための信号処 理を行い、PDP12を駆動し映像を表示する。

(10009)なお、映像信号が戦敗信号およびを急信号 に分離して入力される場合、増子川より両東度信号を、増 子山よりカーツを信号、増子川より両東度信号を、増 子山よりカーツを信号、増子によりルーツを進信号を をイボセスカル、基準パルス生成部5よりのパルスを増 器部ルよりの環度信号とができる。そして、人ノの実備 割10a - 10e よりの環度信号とはがを急信号に歩かいて 信号処理・パネル駆動部11でR、GおよびBの3映像信 号にマトリクスし、PDP12を駆動する。また、映像信 場子10より弾度信号を、場子10 (またはに)より他信号 をそれぞれ入力し、基準パルス生成部5よりのパルスを 機能部あよりの環度信号や企成する。そして、人の大スを 機能部あよりの環度信号や流分。そして、人が280 機能部あよりの原度信号や流分。そして、人が280 機能部あよりの原度信号や流分。そして、人が280 機能があよりの場所に行りてR、GおよびBの3映像信 号やにマトリクスし、PDP12を駆動する。

【0010】図2の場合、設定部27で入力映像信号の種 類に応じてモード (静止面主体=パーソナルコンピュー 夕画像等、動画主体=テレビジョン映像等)を設定す る。メモリ部28に予めこれら各モード用に設定された制 御データを記憶しておき、設定部27よりの信号にて制御 部29を介しメモリ部28より相応する制御データを読出 し、このデータに基づき、基準パルス生成部21で生成す る基準パルスの振幅を制御する。生成された基準パルス は基準パルス合成部22a ~22c に入力し、増幅部4a~4c よりの映像信号のプランキング期間にそれぞれ合成し、 ピーク検波部23a ~23c でそれぞれピーク検波し、ピー クホールド回路24a ~24c により次の検波値が入力され るまでこの値を保持し、これらの中から最大値選択部25 で最大値を選択し、A/D変換部26でディジタルデータ に変換し、制御部29にて、A/D変換部26よりのデータ の変化に対する追随速度を設定部27で設定したモードに 相応する値(動画モードでは追随速度を早め、静止画モ ードでは遅らせる等)とし、D/A変換部30でアナログ 信号に変換し、電圧制御増幅部9a~9cに印加し、相応す

る利得(電圧制御増幅部9a~9cで同一利得)となるよう に制御する。電圧制御増幅部9a~9cよりの信号はA/D 変換部10a ~10c でディジタル信号に変換され、信号処 理・パネル駆動部11に入力し、PDP12に表示するため の信号処理を行い、PDP12を駆動し映像を表示する。 【0011】上記基準パルスの振幅(設定部27で設定す る)は、例えば、増幅部4a~4cの出力端の映像信号のば らつき範囲が0.8V~1.2Vp-p で、A/D変換部10a~10 c のダイナミックレンジが1Vp-p とすると、入力映像信 号が動画の場合は基準パルスを0.8Vとし、ピーク検波部 23a ~23c の出力が0.8VのときA/D変換部10a ~10c の入力信号のピーク値が1.0Vとなるように電圧制御増幅 部の利得を設定(制御)すれば入力のばらつき範囲で常 にPDPで最大輝度が得られ、また、入力映像信号が静 止画の場合は基準パルスを1.1V~1.2Vとし、ピーク検波 部23a ~23c の出力が1.1V~1.2VのときA/D変換部10 a ~10c の入力信号のピーク値が1.0Vとなるように設定 することにより、PDPを最大輝度にできない場合も生 ずるが、利得の変動を小さくでき、映像を見やすくする ことができる。

[0012]

【発明の効果】以上に説明したように、本売明によるA GC回路によれば、入力映像店号の機能が映像店号に付加 加上表準がいなの機能したさいまうに映像 信号の最大機能に応じて電圧制御増縮部の利待と制勢 し、入力映像信号の機能が建率がレスより小さい場合は 基準が以入の無配を基準にして利得を削削するものであ から、映像信号の機能が生態合の高額度部の れたのかから、映像信号の振幅がよいなのから が のから、映像信号の振幅が大きい場合の高額度部の れたのから、かつ、映像信号の振幅がからい場合にAノ D変換館のダイナミックレンジを効果がに利用すことが できる。

【図面の簡単な説明】

【図1】本発明によるAGC回路の一実施例の要部プロック図である。

【図2】本発明によるAGC回路の他の実施例の要部プロック図である。

【図3】基準パルスを合成した映像信号の波形の例であ る

【図4】従来のAGC回路の一例である。

【符号の説明】

- la、lb、lc 映像信号入力端子
- 水平同期信号(HD)入力端子
 垂直同期信号(VD)入力端子
- 4a. 4b. 4c 增幅部
- 5. 21 基準パルス牛成部
- 6、22a、22b、22c 基準パルス合成部
- 7、23a、23b、23c ピーク検波部
- 8、24a、24b、24c ピークホールド回路
- 9a、9b、9c 電圧制御増福部




- 11 信号処理・パネル駆動部
- 12 PDP
- 25 最大值選択部

27 設定部 28 メモリ部


- 29 制御部
- 30 D/A変換部

【図1】





[図4]



【图2】

